秋月電子のおたのしみ袋に CE-1025 と印字のあるモジュールが入っていました。データが見つからないので解析してみます。
シールド内部はこのような基板が入っています。パワーインダクタがあることから、スイッチング電源モジュールのようです。
5 Pin や 6 Pin の石が見えますが、これは IC ではなく複合 Tr です。
ROHM の UMS1、EMX1、UML2N が使用されているようです。
解析のためトレースした回路図が上図です。
見ての通りステップダウンレギュレータの構成になっています。
回路構成から入力定格は 12-24V 程度だと思います。
図中右側の PNP Tr は誤差増幅で、
フィードバック電圧と基準電圧は外付けですから、
可変電圧 (Vout > 3.5V) の SW レギュレータとして使用できます。
上記解析より、CE-1025 は図のような回路により使用できます。
さて重要なのは DAC の設計です。
AY-3-8910 は各 ch 内部 4bit の表現を持ちますが、その出力 DAC は対数出力となっています。
対数出力ということは、ストレートに R-2R ラダーは使えません。
簡単に思いつく構成は以下の3 つ：
(1) 対数型 DAC を組む
(2) 74154 + 抵抗 16 個
(3) ディジタルで linear-log 変換をした後バイナリ DAC
独立 3ch 分の DAC を組まなければならないため、今回は一番構成部品の少ない (1) の構成で設計します。
ただし、(1) は「TTLで作る…」と銘打っておきながら CMOS IC を使うことになるので、TTL 縛りが重要なら (2) を採用することになります。オリジナルの IC は MOS によりますが・・・。
設計した DAC の回路図を示します。CMOS のアナログスイッチ 4053B は都合良く 3 回路入りなので、3ch の 4 bit DAC が わずか 4 個の IC で構成できます。
対数の底については、データシートの図表から LSB が -3dB (sqrt(1/2) 倍) になるように回路定数を設定しています。この定数が妥当かどうかはわかりません。出力インピーダンスは 47k となりますが、これは手持ちの抵抗値によって定数を適当に設定した結果です。
すこし間が空いてしまいました。
設計と同時に実装を進めていますが、果たして基板2枚で収まるでしょうか。
今回はノイズジェネレータ部分の設計です。
AY-3-8910 は1 系統のノイズジェネレータを搭載しており、前段のプログラマブルプリスケーラで周波数を調整できるようになっています。
ノイズ音の ON/OFF は、後段のミキサで 3ch 矩形波の任意の ch に合成することでコントロールされます。
音量は矩形波 ch で設定された音量と共通のようです。
基本的に、ホワイトノイズを生成する回路は、シフトレジスタカウンタ（文献によっては線形カウンタと称する）により構成すると簡単です。
SIPO シフトレジスタの 74LS164 と XOR 74LS86 で作った回路が上図、出力波形が下図です。
オリジナルの modulo はデータシートに載っていないので、
回路の簡単な modulo 2^15-1 としています。
あとで調整が必要になるかもしれません。
外袋に「BAT-81」と書かれたダイオードを入手したのですが、巷で手に入る BAT81 とは外観が異なるように見えます。
他の BAT81 は普通のダイオードのケースだったり、青色ケースだったりするようです。
そこで、以前製作した USB デバイスアナライザを使ってデバイスの特性を測定してみます。
実測した VF-IF グラフを上図に示します。
比較のため、1S2076A の測定値を同じグラフに表示しています。
グラフで特徴的なのは逆 S 字カーブを示していることで、これは等価直列抵抗値が大きいことを示しています。
また、VF の値も全体的に SBD としては大きめです。
Philips 社の BAT81 データシートから抜粋した、VF-IF グラフが上図で、実測値と良く一致しています。
このことから、このダイオードは BAT-81 と考えて問題ないようなので、安心して使用できます。
今回は矩形波生成ブロックを設計します。
AY-3-8910 の矩形波生成ブロックは、12bit の分周比 N によって クロックを分周させ、さらに 1/16 のプリスケーラと組み合わせることで、fck/16/N の周波数を生成します。
・・・とデータシートに書かれているのですが、出力のデューティー比は 50% にするため、回路上は 1/8 のプリスケーラと 1/2 のポストスケーラによって構成されているものと思います。
PSG 音源にはデューティー比を可変する機能はないので、これは単なる 1/N 分周器（プログラマブル分周器）によって構成できます。
プログラマブル分周器はいろいろな回路が考えられますが、
TTL IC を組み合わせて作るので、部品点数、在庫、価格など
いろいろ考えて設計しなければいけません。
上図は 74LS161 を使用した完全同期式のプログラマブル分周器で、プリセットに N の論理反転を入力することで、1/(N+1) 分周器として働きます。
(上図ではデューティー 50% にするため、さらに 1/2 していますが。)
161 は 4bit カウンタなので、8bit や 12bit で動作させる場合、複数個組み合わせて使用します。
上図のように CO 端子から出力を取ろうとすると、複数個組み合わせた場合ひげが出てしまうので、一度元のクロックで同期してやる必要があります。
74LS197 のような、安価な非同期式のカウンタで構成した例が上図です。74LS197 にはキャリー出力がないので、MSB の立下りエッジでカウンタをロードしています。ロードは非同期なので、出力周波数はひとつ上の回路と同様になります。
今回は 1/(N+1) ではなく 1/N の分周器を作る必要があります。上記回路では、論理反転のほかに算術 -1 する回路を追加せねばならず、不適です。
1/N カウンタの実現方法のひとつは、ダウンカウンタを使用することです。74LS191 を使用した 1/N 分周器を上図に示します。74LS193 でも同様です。この回路でも動くと思いますが、MSB のCO 出力はマルチバイブレータ等でパルス拡張した方がベターでしょう。
もう一つの構成として、ディジタルコンパレータを使用する回路が考えられます。上記は 74HC4040 によるリプルカウンタの出力を 74LS688 によるコンパレータで比較して、一致でカウンタにリセットをかけています。リセットは非同期なので、結果として出力周波数は 1/N となります。
コンパレータが比較的高価で、配線数も多くなるのでこの方式はあまり採用されませんが、今回は手持ち部品の都合上、この回路をベースに設計します。
そういうわけで、矩形波生成ブロックは上図のような回路になりました。AY-3-8910 には 3 系統の矩形波ブロックが存在するので、上記回路を3つ作ることになります。
今回からしばらく、74 シリーズの TTL 汎用ロジック IC を使って PSG 音源を作ってみようと思います。
動作や仕様はオリジナルの PSG 音源、つまり GI 社 AY-3-8910 と同等に動くことを目標とします。
もちろんデータシートをもとにして、回路は新規に設計することになります。
全体で TTL IC 100 個くらいあれば構成可能と予想しています。
まずは、バスインタフェース部分から設計します。
AY-3-8910 は 16 個のレジスタを持ち、8bit IO によるパラレルインタフェースを使用してアクセスします。
アドレスは IO にマルチプレクスされており、レジスタライト、リード、アドレスラッチは 3 本の信号線により行います。
信号線はすこし特殊で、GI の CP1610 マイコンのインタフェースになっています。
すなわち、BDIR、BC2、BC1 の 3 本の信号線の組み合わせにより、上表のようにレジスタライト、リード、アドレスラッチが選択されます。
内部的に必要な WR, RD, ALE 信号は、74LS138 と 74LS10 により取り出すことにします。
AY-3-8910 は 16 個のレジスタを持つので、4bit のアドレスを占有します。
アドレスの上位 bit (ラッチされる 8bit の他に、外部から上位 2bit を与えることができる) に 0 をセットすると、IC へのレジスタアクセスが有効になります。
この仕様は複数個の IC をバスに接続する場合やや不便ですが、データシートによると、アドレス上位 bit は IC の注文時に書き換えることができたようです。
というわけで、バスインタフェースは以下のような回路になります。
また、8bit のレジスタは以下のような回路でよいでしょう。
（場合によって 244 は 373 にすべき）
ただし、いまどきの IC でコントロールするならレジスタの Read しないでしょうから、製作では配線を減らすために IO レジスタ以外の Read を省くことにします。
配線や接触抵抗など、1オーム未満の値を測定しようとすると、一般のテスタでは難しいことが多いです。
高価な市販のミリオーム計ほどの精度はいらないけれど、おおよその値を知りたい・・・というシチュエーションは意外に多いものです。
そこで、簡単なミリオーム計を作ってみました。
写真の左側の基板がミリオーム計部分で、オシレータとAC増幅器、AC-DC コンバータから構成されます。
右側の基板は、以前製作したランプ型 ADC です。赤いアクリル板をつけて LED を見やすくしています。
分解能は 1ミリオーム（直読）で、4線式計測となっており、短絡で 0.000 オームになるように調整しています。
上記写真では、単三電池ボックスの接触抵抗を測定しています。
ばね式の安価な電池ボックスは、- 極側 1 箇所でおよそ 100 ミリオームの抵抗を示します。
これは電池動作機器には無視できない値です。
この電池ボックス、ラグ板に半田付けすると熱でプラスチックが溶けて使い物にならなくなります。困ったものです。
上記は回路図です。
すべて OPAMP とロジック IC で構成されています。
+5V 単電源で動作させるために、少しイレギュラーですが MAX232 を DC-DC コンバータとして使用しています。
抵抗計は被測定抵抗 (DUT) に電流を流して、発生する電圧を増幅することで抵抗値を得るわけですが、抵抗値が小さいと電圧も微弱になります。
したがって、DC のまま抵抗計を構成すると、増幅器の DC オフセットが精度にとって大きな問題となります。
そこで、1kHz の AC 電流を DUT に流し、交流のまま増幅することで、増幅器のDC オフセットを無視できるようにしています。
ブレッドボードワイヤは、個体により 50-100 ミリオームを示しました。
1 オームの抵抗を測定しています。
TTL (+5V 系 CMOS) ファンアウト早見表です。
無いとたまに困るので。
ランプ型 (Ramp-compare) ADC を専用 IC を使わないで作ってみました。
ランプ型 ADC 、シングルスロープ型 ADC と呼ばれることも多いかもしれませんが、これはのこぎり波とコンパレータ、カウンタで形成される最も簡単な ADC です。下図のようなブロックダイアグラムになります。
設計目標は以下の通りです。精度はあまり考えないことにします。
・電源: DC +5V
・入力レンジ: 0-2V
・分解能: 1mV
・リニアリティ: 問わない
・表示器つき（LED）
ところで、積分型 ADC と比較すると、ディスクリートで組んだ場合にランプ型 ADC は以下のような特徴を持ちます。
・制御回路が簡単
・単電源で設計しやすい
・精度は出しにくい
積分型 ADC は積分回路が必要な都合上、単電源で設計しづらくなります。今回の回路では定電流回路によりのこぎり波を生成しているので、3 桁程度の精度が出ることを期待しています。
上記に回路図を示します。基準クロックは近くにあった 6MHz 振動子を使用していますが、これを 450kHz くらいに変更すると消費電流をより減らすことができます。積分コンデンサにフィルムコンデンサを使用するのは言うまでもないですね。ポリプロピレンがベストですが、今回は精度にそれほどこだわらないので PET です。
TC5054P は 4桁のカウンタ IC です。カウントパルス、スタートやリセットは基準クロックの分周をそのまま使用しています。TC5054P にはカウンタ部とラッチ付きの表示部があり、コンパレータ出力のエッジを検出して、カウンタから表示部へデータの転送を行っています。
TC40H000P はアンバッファの高速タイプなので、4011B や 74HC00 では代用できないかもしれません。
TC40H000P と TC5054P は入手しづらい IC だと思います。在庫あるので欲しい方おられましたら問い合わせください。
さて、作ったものが上記写真で、左側の VR は回路図にないテスト用の VR です。電源を投入すると、果たして、すんなりと動作したのでした。
OL （オーバーレンジ）表示を入れ忘れたので、FS 以上の入力は表示できません。
74HC シリーズと 74HCT シリーズは、1980 年代に登場した Si ゲートの汎用 CMOS ロジックファミリです。
両シリーズの違いについては、データシートを見ても電気的特性の規定のみで、内部回路のどこが異なるのか記してある資料は少ないように思うので、ここに記しておきます。
まず電気的特性から見ると、両シリーズはロジックレベルが異なり、HC シリーズは入出力とも CMOS レベル (Vth ~ VDD/2)ですが、HCT シリーズは入力段を TTL レベル (Vth ~1.4V) に合わせています。
また、電源電圧範囲は HC が 2-6V、HCT が 5V ±10% と規定されています。（JEDEC 標準の場合）
さて、内部回路の違いを見ると、74HC と 74HCT の違いは入力段 MOSFET の特性のみということになります。
HC/HCT シリーズはバッファ付きなので、ほとんどの IC で同じCMOS インバータの入力段を持ちます（上図左側）。
この N-ch MOSFET と P-ch MOSFET の特性をうまく設定すると、VIN(th) をある程度自由に設定することができます。
74HC シリーズでは、この P-ch MOSFET と N-ch MOSFET の VGS(th) が同じ（コンプリメンタリ）になるように設計されています。
これにより、HC シリーズの VIN(th) は VDD の 50% となります。
一方、74HCT シリーズの入力段 N-ch MOSFET の VGS(th) は、P-ch より小さくなるように設計されます。
具体的には、VDD=5V のときに VIN(th) が TTL レベルとなるように作られています。
この VIN(th) のレベルは VDD に比例するので、
VIN(th) を TTL レベルに固定するために、
74HCT シリーズの電源電圧は 5V 専用となっているわけです。
入力段以外の特性は共通なので、HCT も HC と同様、広い電源電圧である程度動作させることは可能です。
AC 特性についても、入力段が非対称な分若干性能は落ちますが、他の部分は同一なので、HC シリーズとほとんど等価となります。
ただし、VGS-RDS 特性の通り、入力段 P-ch MOSFET のドライブが弱くなるので、低電圧で動作させる場合に特性が落ちることになります。
74HCT シリーズで注意が必要な点は他にもあり、一般に CMOS ロジックはスタティック動作で電流を消費しないのですが、HCT シリーズに TTL の H レベル信号を入力すると、mA オーダの消費電流が流れてしまいます。
上図の通り、TTL の H レベル (worst で 2.4V) 入力において、入力段の FET は両方とも ON 状態となるので、H レベルのスタティックな入力でも貫通電流が流れます。
HCT では入力段がコンプリメンタリでなく、同程度の AC 特性を確保する都合上、貫通電流の値も HC シリーズより多くなっています。
もちろん CMOS レベルの DC 入力ならば、HCT でもほとんど電力を消費しません。
TTL レベル入力時の 74HCT シリーズの消費電力はデータシートの ΔICC (TI, RCA) や IC (Toshiba) で規定されています。
74HCT00 を例にとると、室温での 1 入力ピンあたりの消費電流は下表の通りです。
CD74HCT00E: 0.1mA (typ), 0.36mA (max) [VI=VCC-2.1V], 1.8mA (max) [VI=2.4V, VCC=5.5V] SN74HCT00N: 1.4mA (typ), 2.4mA (max) [VI=0.5/2.4V, VCC=5.5V] MC74HCT00AN: 2.4mA (max) [VI=2.4V, VCC=5.5V] TC74HCT00AP: 2.0mA (max) [VI=0.5/2.4V, VCC=5.5V] 74HCT00N (Philips): 0.15mA(typ), 0.675mA(max) [VI=VCC-2.1V]
ただし、各社で測定条件が少し異なる点に注意が必要です。
また、上記の値は FET のリニア動作による結果ですから、温度には非常にセンシティブのはずです。
1 ピンあたりで mA オーダですから、条件によっては 74HCT シリーズは TTL ロジック IC よりも多くの消費電流が必要になるかもしれません。
参考資料: TI 社アプリケーションノート
SN54/74HCT CMOS Logic Family Applications and Restrictions
